杜力，博士生导师，国家级青年人才计划获得者，现任江苏省集成电路学会副秘书长， 2016 年毕业于美国加州大学洛杉矶分校（UCLA）,博士期间跟随美国工程院院士张懋中(Dr. Frank Chang)教授从事集成电路设计方面的研究。杜力博士在读博士期间，同时全职在美国高通公司混合芯片部门任职高级工程师,从事模拟电路设计，其设计的多款模拟芯片被运用在高通骁龙系列产品中。后作为硬件部门创始人，在美国耐能公司(Kneron Inc，累计融资2.1亿美元)和芯芸科技公司分别从事人工智能芯片以及光通信模拟前端芯片的设计，是Kneron公司硬件部门负责人和创始人，累计拥有8年多集成电路设计领域的工业界工作经验。

杜力博士在IEEE集成电路设计领域的权威期刊及行业顶级会议上发表论文 31 篇。获得2021年IEEE电路与系统协会-达林顿最佳期刊论文奖（第一完成人），IEEE国际专用集成电路会议（ASICON）优秀学生论文奖，IEEE集成电路与微系统国际会议（ICICM）最佳论文奖，IEEE信号处理系统研讨会（SiPS）最佳论文奖。现为IEEE CAS协会标准委员会Domain-Specific Accelerators组副主席，Sensory System方向技术委员会成员。现主持国家自然科学基金面上项目、青年项目、专项培育项目，科技部重点研发计划（青年），中国计算机学会(CCF)-百度松果基金科研项目等，担任多个国家基金，人才项目评委。

现阶段主要从事低功耗AI处理器、系统与编译器设计，存算芯片设计，AI算法轻量化与部署优化的科研工作，在IEEE ISSCC, JSSC, TCAS-I, TVLSI, DAC CVPR, ICCV, ICML等高水平期刊和会议上发表多篇论文。

教学方面主导开设《高级模拟集成电路设计与实践课程》获省教学创新大赛一等奖，全国高校电子信息类专业课程实验教学案例设计竞赛全国二等奖，校青年教师竞赛特等奖。指导学生获互联网+全国金奖，全国大学生创新创业年会优秀论文奖，全国EDA设计挑战赛一等奖，港澳宝典资料大全栋梁奖学金，江苏省优秀毕业生等多项荣誉。

诚招励志在集成电路设计、嵌入式系统与算法领域钻研的同学、博士后与专职科研等加入本课题组，课题组与数家优质集成电路芯片设计公司有工程硕士、工程博士校企联合培养合作项目，更多研究方向请点击！

课题组主页：https://iscl.nju.edu.cn/main.psp

本课题组现阶段的科研领域主要从事智能电路与系统方向的研究，其中包括：

AI芯片架构设计：端上处理的人工智能芯片、存算芯片及其编译器设计、RISC-V辅助大模型推理加速，大算力异构计算架构设计；

AI辅助芯片设计：基于专家知识与机器学习算法辅助的半自动化模拟电路敏捷设计；

AI算法与感知系统：AI模型量化与基于传感器与AI算法结合的智能监测系统。

[1]. L. Du, Y. Du, Y. Li, M.-C. F. Chang,  "A Reconfigurable Streaming Deep Convolutional Neural Network Accelerator for Internet of Things", in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 65, no. 1, pp. 198-208, Jan. 2018 (IEEE 电路与系统学会-达灵顿最佳期刊论文奖，高效的可重构AI加速核).

[2]. H. Zhang, Y. Du, L. Du, "Linearity Analysis for Charge Domain In-memory Computing", 2023 IEEE 15th International Conference on ASIC (ASICON), Nanjing, China, Nov.2023 (优秀学生论文奖-TOP10，本工作系统分析了存内计算中的计算误差影响与校准方法).

[3]. C. Xie, Z. Shao, N. Zhao, Y. Du and L. Du, "An Efficient CNN Inference Accelerator Based on Intra- and Inter-Channel Feature Map Compression", in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 70, no. 9, pp. 3625-3638, Sept. 2023 （提出了压-算一体的设计方法，显著提升访存效率，成果授权多个行业领军企业）

[4]. C. Xie, Z. Shao, Z. Chen, Y. Du and L. Du, "An Energy-Efficient Spiking Neural Network Accelerator Based on Spatio-Temporal Redundancy Reduction", in IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 32, no. 4, pp. 782-786, April 2024 （成果入选江苏省十大科技进步进展，电子信息领域）

[5]. Y. Bai, Y. Li, H. Zhang, A. Jiang, Y. Du and L. Du, "A Compilation Framework for SRAM Computing-in-Memory Systems With Optimized Weight Mapping and Error Correction", in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems,Feb. 2024（针对存算/AI硬件的高效编译与部署方法）

[6]. L. He, Y. Du and L. Du , "SFC: Achieve Accurate Fast Convolution under Low-precision Arithmetic"，IEEE International Conference on Machine Learning, 2024(基于圆平面变换的快速卷积计算方法，速度精度超过经典的Winograd算法)

[7]. Y. Liu, H. Yang, Z. Dong, K. Keutzer, L. Du and S. Zhang, NoisyQuant: Noisy Bias-Enhanced  Post-Training Activation Quantization for Vision Transformers, 2023 IEEE/CVF Conference on  Computer Vision and Pattern Recognition (CVPR), Vancouver, BC, Canada, 2023. (基于加噪的抗误差量化方法）

[8]. A. Jiang, Y. Du and L. Du , "GroupQ: Group-Wise Quantization With Multi-Objective Optimization for CNN Accelerators", in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, doi: 10.1109/TCAD.2024.3363073(硬件友好的AI模型量化方法策略）